



(11)Publication number:

11-086549

(43) Date of publication of application: 30.03.1999

(51)Int.CI.

G11C 11/407 G11C 11/409 H01L 27/108

H01L 21/8242

(21)Application number: 09-251386

(71)Applicant: HITACHI LTD

(22)Date of filing:

01.09.1997


(72)Inventor: FUJISAWA HIROKI

KAJITANI KAZUHIKO

(54) DYNAMIC RAM

(57)Abstract:

PROBLEM TO BE SOLVED: To realize high speed operation while reducing the subthreshold leak current of a memory cell whose word line is not selected by switching an internal voltage to a boosted ground level and setting the low level of a bit line to the boosted ground level. SOLUTION: A two stage amplification is conducted by the sense amplifier. In other words, the low level side operating voltage of the sense amplifier is made lower than the half precharge voltage of a bit line, a use is made of a prescribed voltage VBSG1, which is larger than a boosted sense level VBSG2 and an amplification operation of the sense amplifier is conducted by the voltage VBSG1 if a word line is put into a selection condition. Thus, a subthreshold leak current loff is exponentially reduced and the data holding characteristic of a nonselection memory cell is greatly improved. Also just before a selection word line is made into a non-selection condition, the low level side operating voltage of the sense amplifier is returned to an original boosted sense level VBSG2.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]



Copyright (C); 1998,2003 Japan Patent Office

age Blank (uspto)

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-86549

(43)公開日 平成11年(1999)3月30日


(51) Int.Cl. 6	識別記号	庁内整理番号	FI 技術表示箇所	
G11C 11/407			G11C 11/34 354 F	
11/409			353 E	
H01L 27/108			354 D	
21/8242			H01L 27/10 681 G	
			審査請求 未請求 請求項の数4 FD (全20頁)	
(21)出願番号	特願平9-251	3 8 6	(71)出願人 00005108	_
			株式会社日立製作所	
(22)出願日	平成9年(199	7) 9月1日	東京都千代田区神田駿河台四丁目 6 番地	
			(72)発明者 藤澤 宏樹	
			東京都齊梅市今井2326番地 株式会社	
•			日立製作所デバイス開発センタ内	
			(72)発明者 梶谷 一彦	
			東京都青梅市今井2326番地 株式会社	
			日立製作所デバイス開発センタ内	
			(74)代理人 弁理士 徳若 光政	

(54)【発明の名称】ダイナミック型RAM

(57) 【要約】

【課題】 メモリセルの情報保持特性の改善と高速動作を実現したダイナミック型RAMを提供する。

【解決手段】 BSG方式のダイナミック型RAMにおいて、プリチャージ電圧より低く、プーステッドグランドレベルにより高い内部電圧を形成しておき、ワード線の選択状態の前期間においてはセンスアンプのロウレベル側の動作電圧として内部電圧を用い、上記ワード線が非選択状態にされる直前において上記内部電圧を上記ブーステッドグランドレベルに切り替えてビット線のロウレベルを上記ブーステッドグランドレベルに設定し、カラムスイッチ部にダイレクトセンスアンプを設ける。



【特許請求の範囲】

【請求項1】 ゲートがワード線に接続され、一方のソ ース、ドレインが上記ワード線と交差するビット線に接 続され、他方のソース, ドレインが記憶キャパシタの蓄 積ノードに接続されたアドレス選択MOSFETからな るダイナミック型メモリセルと、

1

上記ピット線に読み出された上記記憶キャパシタの情報 電荷に従った微小電圧を記憶情報のハイレベルに対応し た第1の内部電圧と、記憶情報のロウレベルに対応し、 接地電位に対して高い電圧にされた第2の内部電圧で動 作し、上記第1又は第2の内部電圧に増幅するセンスア ンプと、

上記ピット線に上記第1と第2の内部電圧の中間電圧に 対応したプリチャージ電圧を与えるプリチャージ回路 ٤.

上記ピット線の増幅信号を受け、ビット線選択信号によ り活性化されて読み出し専用線に増幅信号を伝える読み 出し増幅回路と、

書き込み専用線の書き込み信号を受け、ビット選択信号 により活性化されて上記ピット線に書き込み信号を伝え 20 る書き込み回路とを含むメモリアレイを備えてなり、 上記センスアンプは、

上記ワード線の選択状態の前期間において上記第1の電 圧と上記プリチャージ電圧より低く、上記第2の内部電 圧より高い第3の内部電圧で動作して、上記ビット線を 上記第1又は第3の内部電圧に増幅し、

上記ワード線が非選択状態にされる直前の後期間におい て上記第3の内部電圧を上記第2の内部電圧に切り替え て、上記ピット線に与えられるロウレベルを上記第2の 内部電圧に対応させて変化させるようにしたことを特徴 30 とするダイナミック型RAM。

【請求項2】 上記ビット線は、一対の相補ビット線が 平行に配置されてなり、

上記センスアンプの増幅MOSFETは、一方のピット 線に接続されたメモリセルの読み出し信号を他方のビッ ト線のプリチャージ電圧を参照電圧として増幅するもの であり、

かかるセンスアンプを中心にしてシェアードスイッチM OSFETを介して2組の相補ビット線に共通に設けら れるものであり、

上記プリチャージ回路及び上記読み出し増幅回路と書き 込み回路は、上記シェアードスイッチMOSFETを介 して上記2組の相補ビット線に対して共通に設けられる ものであることを特徴とする請求項1のダイナミック型 RAM.

【請求項3】 上記センスアンプは、

Pチャンネル型MOSFETとNチャンネル型MOSF ETからなる2つのCMOSインパータ回路の入力と出 力とが交差接続されてなるCMOSラッチ回路と、

するPチャンネル型MOSFET及び上記第2の内部電 圧と第3の内部電圧とを選択的に供給するNチャンネル 型MOSFETからなるパワースイッチ回路とにより構 成されるものであることを特徴とする請求項1又は請求 項2のダイナミック型RAM。

【請求項4】 上記ワード線は、メインワード線の延長 方向に対して分割された長さとされ、かつ、上記メイン ワード線と交差するピット線方向に対して複数配置さ れ、複数からなるダイナミック型メモリセルのアドレス 選択MOSFETのゲート接続されてなるサブワード線 であり、

上記メインワード線と平行するように延長され、上記1 つのメインワード線に割り当てられた複数のサブワード 線の中の1つを選択する選択信号が伝えられる第1のサ ブワード選択線と、

上記第1のサブワード選択線の対応するものと接続さ れ、上記メインワード線と直交するように延長される第 2のサプワード選択線と、

上記メインワード線の選択信号と上記第2のサブワード 選択線を通して伝えられた選択信号とを受けて、上記サ プワード線の選択信号を形成する複数からなるサプワー ドドライバ及び上記複数のサプワード線、上記複数の相 補ビット線対及びこれらの交点に設けられた複数のダイ ナミック型メモリセルかにより構成されてなる複数のサ プアレイを備え、

上記サブアレイの複数からなるサブワード線配列の両端 側にサプワードドライバが振り分けられて分割して配置 され、

上記サプアレイの複数からなる相補ビット線配列の両端 側にセンスアンプが振り分けられて分割して配置され、 上記1つのサブアレイは、上記複数のサブワードドライ バ列と上記複数のセンスアンプ列とにより囲まれるよう に形成され、

上記サブアレイに対応してサブ共通入出力線が設けら れ、複数のサプアレイに対応して設けられる共通入出力 線とを接続させるスイッチ回路は、上記サブアレイの四 隅に対応され、上記センスアンプとサブワードドライバ とが交差するクロスエリアに設けられるものであること を特徴とする請求項1、請求項2又は請求項3のダイナ 40 ミック型RAM。

【発明の詳細な説明】

[0 0 0 1]

【発明の属する技術分野】この発明は、ダイナミック型 RAM(ランダム・アクセス・メモリ)に関し、特にプ ーステッドセンスグランド(BSG)方式のセンスアン プを用いるものに利用して有効な技術に関するものであ

[0002]

【従来の技術】MOSFETは、その微細化されるにつ かかるCMOSラッチ回路に上記第1の内部電圧を供給 50 れて耐圧が低下する。このため、微細化されたMOSF

ETにより構成された回路では、動作電圧を低くするこ とが必要である。この場合、ゲートに供給されるゲート 電圧も低くなるために、低くされたゲート電圧でも所望 の電流が流れるようしきい電圧を低くすることが必要と される。しかしながら、しきい電圧を低く設定すると、 ゲートとソース間の電圧を等しくしてオフ状態にさせた ときに流れるリーク電流(以下、サブスレッショルドリ ーク電流という)が指数関数的に増加してしまう。

【0003】ダイナミック型メモリセルにおいて、ワー ド線が非選択のメモリセルにおいては、上記のようなサ プスレッショルドリーク電流によってハイレベルを保持 している情報記憶キャパシタの保持時間が短くなり、リ フレッシュ周期を短くする必要があり、それが全体の消 費電流を増大させてしまう。このようなリーク電流を低 減させる方法として、プーステッドセンスグランド (B SG) 方式がある。この方式では、上記センスアンプの ロウレベル出力を 0.5 V程度の昇圧グランドレベルと して、ビット線に伝えるようにするものである。この構 成では、メモリセルのアドレス選択MOSFETのゲー ト、ソース間に上記昇圧グランドレベル分だけ逆バイア 20 ス電圧がかかるために、サブスレッショルドリーク電流 を低減させることができる。上記BSG方式では、セン スアンプのロウレベルが持ち上げられる結果、キャパシ 夕に記憶させる記憶電荷量が減少してしまう。そこで、 ワード線を非選択にする前にセンスアンプのロウレベル を接地電位まで低くして、センスアンプを2段階増幅さ せて信号レベルを確保するようにしたものが特開平7-85662号公報により提案されている。

[0004]

【発明が解決しようとする課題】上記のようにピット線 30 を接地電位のようなロウレベルにすると、ワード線が非 選択のメモリセルではアドレス選択MOSFETのゲー トとソース間が一時的に同電位となって比較的大きなサ プスレッショルドリーク電流が流れてしまい、記憶キャ パシタに保持されているハイレベルを低下させてしま う。つまり、選択メモリセルにおいて記憶情報量を大き くしようとしことが、非選択メモリセルにおいてはサブ スレッショルドリーク電流を増加させてしまうという悪 影響をもらたす結果となるものである。そこで、本願発 明者等は、上記のようなセンスアンプの2段階センス動 作を利用することによって、記憶キャパシタの情報保持 特性を改善しつつ、読み出し動作を高速化したダイナミ ック型RAMを考えた。

【0005】この発明の目的は、メモリセルの情報保持 特性の改善と高速動作を実現したダイナミック型RAM を提供することにある。この発明の前記ならびにそのほ かの目的と新規な特徴は、本明細書の記述および添付図 面から明らかになるであろう。

[0.006]

【課題を解決するための手段】本願において開示される

発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、BSG方式のダイナミック 型RAMにおいて、プリチャージ電圧より低く、プース テッドグランドレベルにより高い内部電圧を形成してお き、ワード線の選択状態の前期間においてはセンスアン プのロウレベル側の動作電圧として内部電圧を用い、上 記ワード線が非選択状態にされる直前において上記内部 電圧を上記プーステッドグランドレベルに切り替えてビ ット線のロウレベルを上記プーステッドグランドレベル に設定し、カラムスイッチ部にダイレクトセンスアンプ を設ける。

[0007]

【発明の実施の形態】図1には、この発明を説明するた めの概念図が示されている。図1(A)には、選択メモ リセルと非選択メモリセルが示され、図1(B)にはア ドレス選択MOSFETでのサプスレッショルドリーク 電流 I off の特性図が示されている。上記のようにワー ド線が選択されたメモリセルにおいて、ビット線の電位 をセンスアンプの増幅信号に従ってブーステッドグラン ドレベルに対応したロウレベルにすると、選択されたメ モリセルにはかかるロウレベルのリライト動作が行われ るものである。しかし、その間においてワード線が非選 択レベルとされたメモリセルでは、アドレス選択用MO SFETのゲートとソースが上記プーステッドセンスレ ベルVBSG2に対応した比較的小さな電圧でしか逆バ イアスされないために、図1(B)の動作点Bのように サプスレッショルドリーク電流 Ioff が比較的大きくさ れ、キャパシタのハイデータを失わせるように作用して しまう。

【0008】そこで、本願発明ではセンスアンプに2段 階増幅を行わせる。つまり、センスアンプのロウレベル 側の動作電圧をビット線のハーフプリチャージ電圧によ り低く、上記プーステッドセンスレベルVBSG2によ りも大きな所定の電圧VBSG1を用い、ワード線が選 択状態にされたときには係る電圧VBSG1によりセン スアンプの増幅動作を行わせる。このようにすれば、図 1 (B) の動作点Aのようにサブスレッショルドリーク 電流 I off が指数関数 (Log) 的に減少して非選択メモ リセルのデータ保持特性を大幅に改善させることができ る。しかしながら、このままでは上記両電圧差分VBS G1-VBSG2だけロウレベル側の信号電荷量が減少 してしまうので、上記選択ワード線を非選択にする直前 に上記センスアンプのロウレベル側の動作電圧をVBS G1から本来のブーステッドセンスレベルVBSG2に 戻して、記憶キャパシタに書き込まれるロウレベルの大 きくする。このとき、ビット線の電位がVBSG1から VBSG2への変化し、ワード線とのカップリングによ って非選択ワード線をVSSより低い電位(負電位)に することができるので、非選択メモリセルのデータ保持 50 特性を良くする方向に作用させるものとなる。

20

30

40

【0009】上記のようにワード線が選択状態にされた直後では、上記センスアンプのロウレベル側の信号レベルが電圧VBSG1に対応して小さくなってしまい、読み出し動作そのものが遅くなってしまう。そこで、本願発明では、次に説明するようなダイレクトセンスアンプを付加し、上記ダイナミック型メモリセルの読み出し動作を高速化するものである。

【0010】図2には、この発明に係るダイナミック型RAMにおけるセンスアンプ及び書き込み回路と読み出し増幅回路(ダイレクトセンスアンプ)の一実施例の回路図が示されている。同図において、Pチャンネル型MOSFETは、そのチャンネル部分に矢印を付しことによって、Nチャンネル型MOSFETと区別されるものである。このことは、他の回路図においても同様である。

【0011】一対の相補ビット線BLと/BLは、同図 に示すように平行に配置され、ビット線の容量バランス 等をとるために必要に応じて適宜に交差させられる。か かる相補ピット線BLと/BLは、センスアンプの入出 カノードと接続される。センスアンプは、ゲートとドレ インとが交差接続されてラッチ形態にされたNチャンネ ル型MOSFETQ5, Q6及びPチャンネル型MOS FETQ7, Q8から構成される。Nチャンネル型MO SFETQ5とQ6のソースは、コモンソース線CSN に接続される。Pチャンネル型MOSFETQ7とQ8 のソースは、コモンソース線CSPに接続される。コモ ンソース線CSPに同図では省略されているが、Pチャ ンネル型MOSFETのパワースイッチMOSFETが 設けられて、内部電圧発生回路で形成された内部降圧電 圧VDLが供給される。Nチャンネル型MOSFETQ 5とQ6に対応したコモンソース線CSNにも、図示し ないNチャンネル型MOSFETが設けられて、内部電 圧発生回路で形成された2段階の動作電圧VBSG1と VBSG2が供給される。これらの各電圧を供給するス イッチMOSFETは、2段階センス制御回路に含まれ るものである。

【0012】図示しないが、上記センスアンプの入出カノードには、相補ビット線を短絡させるMOSFET と、相補ビット線にハーフプリチャージ電圧を供給するスイッチMOSFETからなるプリチャージ回路が設けられる。これらのMOSFETのゲートは、共通にプリチャージ信号が供給され、ワード線が非選択状態にされるとオン状態となってビット線BLと/BLをプリチャージ電圧に設定するものである。

【0013】この実施例では、上記センスアンプの2段階センス動作による信号レベルの低下を実質的に補償して読み出し動作の高速化のために、ダイレクトセンスアンプが設けられる。ダイレクトセンスアンプは、相補ビット線BLと/BLの電圧を受ける増幅MOSFETQ12,Q13

のドレインと読み出し専用線/RIOとRIOとの間に設けられ、カラム選択線YSにゲートが接続された選択スイッチMOSFETQ32とQ33により構成される。上記増幅MOSFETQ12とQ13は、そのソースに接地電位VSSが与えられている。上記読み出し専用線/RIO、RIOには、特に制限されないが、動作電圧VDLにプリチャージさせるプリチャージ回路が設けられ、上記増幅MOSFETQ12とQ13のちハイレベルに対応された読み出し専用線/RIO又はRIOの一方が大きくロウレベルに引き抜かれて、かかる増幅信号が図示しないメインアンプの入力に伝えられる。

【0014】センスアンプの増幅信号が上記のようなハイレベル(VDL)とロウレベル(VBSG1)のような比較的小さな信号振幅であっても、このようなダイレクトセンスアンプは高入カインピーダンスであり、その動作がピット線BLと/BLに電位変化を生じさせないためにセンスアンプの増幅動作に悪影響を与えないのでY系の選択動作を可能な限りに先行して行うようにしてメインアンプに読み出し時間の高速化を図ることができる。

【0015】上記のように読み出し専用線/RIOとR IOが設けられることに対応して、書き込み専用線WI 〇と/WI〇が設けられる。この書き込み専用線WIO と/WIOから伝えらる書き込み信号のハイレベルとロ ウレベルを、上記VDLとVBSG2に合わせるため に、図示しないライトバッファでは、上記電圧VDLと VBSG2より動作するようにされる。これにより、上 記書き込み専用線WIOと/WIOには上記VDLに対 応したハイレベルとVBSG2に対応したロウレベルの 書き込み信号が伝えられる。つまり、上記書き込み専用 線WIOと/WIOは、書き込みパルスWPによりオン 状態にされるスイッチMOSFETQ17とQ18と、 カラム選択線YSに伝えられるカラム選択線によりスイ ッチ制御されるカラム選択MOSFETQ15とQ16 を通してピット線BLと/BLに接続される。これによ り、ビット線BLと/BLの電位が上記読み出し専用線 /RIOとRIOの信号に対応して変化し、選択された メモリセルに書き込まれる。

【0016】図3には、この発明に係るダイナミック型RAMの読み出し動作を説明するための概略タイミング図が示されている。同図においては、この発明に直接関係するワード線WL、上記センスアンプにVDLに対応した動作電圧と、上記VBSG1とVBSG2からなる2段階の動作電圧とをセンスアンプに供給するセンスアンプ制御信号SAP、SAN1、SAN2及び相補ビット線BL、/BLが代表として例示的に示されている。図示しないロウアドレスストローブ信号のロウレベルに50より、ロウ(RAS系)のアドレス選択動作が開始され

る。つまり、上記ロウアドレスストローブ信号のロウレベルへの変化に対応してロウ系のアドレス信号の取り込みが行われ、デコーダにより取り込まれたアドレス信号の解読がなされる。これと並行して、プリチャージ動作が終了されて相補ビット線BL、/BLがハイインピーダンス状態でプリチャージレベルを保持する。

【0017】上記デコード結果により、ワード線Wしが 昇圧されたハイレベルVCHの選択レベルにされる。こ の選択レベルVCHは、上記内部電圧VDLに対してメ モリセルのアドレス選択MOSFETの実効的なしきい 値電圧だけ高くされた昇圧電圧とされる。上記ワード線 WLの選択動作によって、上記相補ビット線BL, /B しのうち選択されたメモリセルが接続されビット線の電 位がメモリセルの記憶電荷に従って例えばハイレベルに 上昇する。このようにピット線にメモリセルの記憶電荷 に従った微小な電位変化が現れると、センスアンプの活 性化信号SAPがロウレベルに、SAN1がハイレベル にされてセンスアンプの増幅動作が開始される。つま り、センスアンプを構成するСМОSラッチには、VD LとVBSG1が動作電圧として与えられる。これによ り、センスアンプの入出力ノードと結合されたビット線 BL、/BLは上記メモリセルからの微小な読み出し電 圧に従って VDLに対応したハイレベルと VBSG1に 対応したロウレベルに初期増幅される。

【0018】読み出し動作においては、図示しないカラム系の選択動作により、選択ビット線が決まり、上記センスアンプにより増幅された相補ビット線BL、/BLの電圧差がダイレクトセンスアンプによって更に増幅されて前記読み出し専用線RIOと/RIOを通してメインアンプに伝えられ、データ出力回路を通して外部端子から出力される。このようなダイレクトセンスアンプの挿入によって、上記相補ビット線BLと/BLの電位差がVDL-VBSG1のように比較的小さな電圧に制限されていても、読み出し速度はそれに影響されずに高速にできるものとなる。

【0019】この状態では、ビット線BL又は/BLのロウレベル側の電位は、上記電圧VBSG1に対応した比較的高い電圧に維持される。それ故、ワード線が接地電位のような非選択レベルにされたメモリセルにおいては、アドレス選択MOSFETのゲートとソース間には、上記-VBSG1のような比較的大きな逆バイアス電圧が印加されるので、図1(B)における動作点Aに対応した微小なサブスレッショルドリーク電流Ioffしか流れず、非選択のメモリセルのデータ保持特性を改善させることができる。

【0020】メモリセルのキャパシタに蓄積されるロウレベル側の記憶電荷を大きくするために、上記選択ワード線が非選択状態に切り替えられる前に、センスアンプのロウレベル側の動作電圧が上記電圧VBSG1から本来のプーステッドセンスグランドレベルに対応した電圧 50

VBSG2に切り替えられる。この結果、ビット線のロウレベルも上記電圧VBSG2に変化し、本来の記憶電荷量がメモリセルに書き込まれる。上記センスアンプのロウレベル側の動作電圧を電圧VBSG1からブーステッドセンスグランドレベルに対応した電圧VBSG2に切り替えるタイミングとして、特に制限されないが、ロウアドレスストローブ信号がハイレベルに変化したことにより、上記信号SAN2をロウレベルからハイレベルに変化させ、ワード線WLのロウレベルへの変化により上記信号SAN2をハイレベルからロウレベルに変化させるようにすればよい。

【0021】図示しないが、センスアンプの活性化信号SAPとSAN2がそれぞれリセットされた後に、プリチャージ信号が発生されて相補ピット線BLと/BLを短絡してプリチャージ動作を行わせる。これにより、相補ピット線BLと/BLは、(VDL-VBSG2)/2のようなハーフプリチャージ電圧に設定される。特に制限されないが、上記センスアンプの共通ソース線CSNとCSPも上記同様にプリチャージされる。

【0022】図4には、この発明に係るダイナミック型RAMの書き込み動作を説明するためのタイミング図が示されている。同図においても、上記同様にこの発明に直接関係するワード線WL、上記センスアンプにVDLに対応した動作電圧と、上記VBSG1とVBSG2からなる2段階の動作電圧とをセンスアンプに供給するセンスアンプ制御信号SAP、SAN1、SAN2及かセンスアンプ制御信号SAP、SAN1、SAN2及が相補ビット線BL、/BLが代表として例示的に示されている。上記と同様にロウアドレスストローブ信号ロウベルにより、ロウ系のアドレス信号の取り込みが行われ、デコーダにより取り込まれたアドレス信号の解読がなれる。これと並行して、プリチャージ動作が終了されて相補ビット線BL、/BLがハイインピーダンス状態でプリチャージレベルを保持する。

【0023】上記デコード結果により、ワード線WLが 昇圧されたハイレベルVCHの選択レベルにされる。こ の選択レベルVCHは、上記内部電圧VDLに対してメ モリセルのアドレス選択MOSFETの実効的なしきい 値電圧だけ高くされた昇圧電圧とされる。上記ワード線 WLの選択動作によって、上記相補ビット線BL, /B Lのうち選択されたメモリセルが接続されビット線の電 位がメモリセルの記憶電荷に従って例えばハイレベルに 上昇する。このようにビット線にメモリセルの記憶電荷 に従った微小な電位変化が現れると、センスアンプの活 性化信号SAPがロウレベルに、SAN1がハイレベル にされてセンスアンプの増幅動作が開始される。

【0024】上記センスアンプを構成するCMOSラッチには、VDLとVBSG1が動作電圧として与えられる。これにより、センスアンプの入出力ノードと結合されたビット線BL、/BLは上記メモリセルからの微小

10

な読み出し電圧に従ってVDLに対応したハイレベルとVBSG1に対応したロウレベルに初期増幅される。カラムアドレスストローブ信号がロウレベルに変化するタイミングで、ライトイネーブル信号がロウレベルであると書き込み動作と判定されて、カラム系の選択動作に対り選択メモリセルに対応したビット線BL、BLに対して書込信号が伝えられる。このセンスアンプは、上記書き込み信号に対応してビット線BL、BLの電位を決定する。

【0025】この状態では、上記読み出し動作と同様に 10 ビット線BL又は/BLのうちのロウレベル側の電位は、上記のような書き込み動作に対しても電圧VBSG 1 に対応した比較的高い電圧に維持される。それ故、ワード線が接地電位のような非選択レベルにされたメモリセルにおいては、アドレス選択MOSFETのゲートとソース間には、上記ーVBSG1のような比較的大きな逆パイアス電圧が印加されるので、図1(B)における動作点Aに対応した微小なサブスレッショルドリーク電流Ioffしか流れず、非選択のメモリセルのデータ保持特性を改善させることができる。 20

【0026】メモリセルのキャパシタに書き込まれるロ ウレベル側の記憶電荷を大きくするために、上記選択ワ ード線が非選択状態に切り替えられる前に、センスアン プのロウレベル側の動作電圧が上記電圧 VBSG 1 から 本来のプーステッドセンスグランドレベルに対応した電 圧VBSG2に切り替えられる。この結果、ビット線の ロウレベルも上記電圧VBSG2に変化し、本来の書き 込み電荷量がメモリセルに書き込まれる。上記センスア ンプのロウレベル側の動作電圧を電圧VBSG1からブ ーステッドセンスグランドレベルに対応した電圧VBS G2に切り替えるタイミングとして、上記同様にロウア ドレスストロープ信号がハイレベルに変化したことによ り、上記信号SAN1をハイレベルからロウレベルに切 り替え、信号SAN2をロウレベルからハイレベルに変 化させ、ワード線WLのロウレベルへの変化により上記 信号SAN2をハイレベルからロウレベルに変化させる ようにすればよい。

【0027】図示しないが、センスアンプの活性化信号SAPとSAN2がそれぞれリセットされた後に、プリチャージ信号が発生されて相補ビット線BLと/BLを短絡してプリチャージ動作を行わせる。これにより、相補ビット線BLと/BLは、(VDL-VBSG2)/2のようなハーフプリチャージ電圧に設定される。特に制限されないが、上記センスアンプの共通ソース線CSNとCSPも上記同様にプリチャージさて、書き込みサイクルが終了する。

【0028】図5には、この発明に係るダイナミック型 RAMの一実施例の概略レイアウト図が示されている。 同図においては、ダイナミック型RAMを構成する各回 路ブロックのうち、この発明に関連する部分が判るよう に示されており、それが公知の半導体集積回路の製造技術により、単結晶シリコンのような 1 個の半導体基板上において形成される。

【0029】この実施例では、特に制限されないが、メモリアレイは、全体として4個に分けられる。半導体チップの長手方向に対して左右に2個ずつのメモリアレイが分けられて、中央部分14にアドレス入力回路、出力回路及びボンディングパッド列からなる中央部分14の両側のメモリアレイに接する部分には、カラムニーダ領域13が配置される。上述のように半導体とに2個ボークに対して左右に2個、上下に2個ずつに対けられた4個からなる各メモリアレイにおいて、長手方向に対して上下中央部にメインロウデコーダの上下には、メインワードドライバ領域12が形成されて、上記上下に分けられたメモリアレイのメインワード線をそれぞれが駆動するようにされる。

【0030】上記メモリセルアレイ(サブアレイ)15は、その拡大図に示すように、メモリセルアレイ15を挟んでセンスアンプ領域16、サブワードドライバ領域17に囲まれて形成されるものである。上記センスアンプ領域と、上記サブワードドライバ領域の交差部は、交差領域(クロスエリア)18とされる。上記センスアンプ領域16に設けられるセンスアンプは、シェアードセンス方式により構成され、メモリセルアレイの両端に配置されるセンスアンプを除いて、センスアンプを中心にして左右に相補ビット線が設けられ、左右いずれかのメモリセルアレイの相補ビット線に選択的に接続される

【0031】上述のように半導体チップの長手方向に対して左右に4個ずつに分けられたメモリアレイは、2個ずつ組となって配置される。このように2個ずつ組となって配置された2つのメモリアレイは、その中央部分に上記メインロウデコーダ領域11とメインワードドライバ12が配置される。このメインロウデコーダ11は、それを中心にして上下に振り分けられた2個のメモリアレイに対応して共通に設けられる。メインワードドライバ12は、上記1つのメモリアレイを貫通するように延長されるメインワード線の選択信号を形成する。また、上記メインワードドライバ12にサブワード選択用のドライバも設けれら、後述するように上記メインワード線と平行に延長されてサブワード選択線の選択信号を形成する。

【0032】拡大図として示された1つのメモリセルアレイ(サプアレイ)15は、図示しないがサプワード線が256本と、それと直交する相補ピット線(又はデータ線)が256対とされる。上記1つのメモリアレイにおいて、上記メモリセルアレイ(サプアレイ)15がワードピット線方向に16個設けられるから、全体として

50

の上記サブワード線は約4 K分設けられ、ワード線方向 に8 個設けられるから、相補ビット線は全体として約2 K分設けられる。このようなメモリアレイが全体で8 個 設けられるから、全体では8 \times 2 K \times 4 K = 6 4 M ビットのような大記憶容量を持つようにされる。

【0033】上記1つのメモリアレイは、メインワード 線方向に対して8個に分割される。かかる分割されたメ モリセルアレイ15毎にサブワードドライバ (サブワー ド線駆動回路) 17が設けられる。サブワードドライバ 17は、メインワード線に対して1/8の長さに分割さ れ、それと平行に延長されるサブワード線の選択信号を 形成する。この実施例では、メインワード線の数を減ら すために、言い換えるならば、メインワード線の配線ピ ッチを緩やかにするために、特に制限されないが、1つ のメインワード線に対して、相補ビット線方向に4本か らなるサブワード線を配置させる。このようにメインワ ード線方向には8本に分割され、及び相補ビット線方向 に対して4本ずつが割り当てられたサブワード線の中か ら1本のサブワード線を選択するために、サブワード選 択ドライバが配置される。このサブワード選択ドライバ 20 は、上記サブワードドライバの配列方向に延長される4 本のサブワード選択線の中から1つを選択する選択信号 を形成する。

【0034】上記1つのメモリアレイに着目すると、1

つのメインワード線に割り当てられる8個のメモリセル アレイのうち選択すべきメモリセルが含まれる1つのメ モリセルアレイに対応したサブワードドライバにおい て、1本のサブワード選択線が選択される結果、1本の メインワード線に属する8×4=32本のサブワード線 の中から1つのサブワード線が選択される。上記のよう にメインワード線方向に2K(2048)のメモリセル が設けられるので、1つのサブワード線には、2048 /8=256個のメモリセルが接続されることとなる。 特に制限されないが、リフレッシュ動作(例えばセルフ リフレッシュモード)においては、1本のメインワード 線に対応する8本のサブワード線が選択状態とされる。 【0035】上記のように1つのメモリアレイは、相補 ビット線方向に対して4Kビットの記憶容量を持つ。し かしながら、1つの相補ビット線に対して4Kものメモ リセルを接続すると、相補ビット線の寄生容量が増大 し、微細な情報記憶用キャパシタとの容量比により読み 出される信号レベルが得られなくなってしまうために、 相補ビット線方向に対しても16分割される。つまり、 太い黒線で示されたセンスアンプ16により 相補ビッ ト線が16分割に分割される。特に制限されないが、セ ンスアンプ16は、シェアードセンス方式により構成さ れ、メモリアレイの両端に配置されるセンスアンプ16 を除いて、センスアンプ16を中心にして左右に相補ビ ット線が設けられ、左右いずれかの相補ビット線に選択 的に接続される。

【0036】図6には、この発明に係るダイナミック型RAMを説明するための概略レイアウト図が示されている。同図には、メモリチップ全体の概略レイアウトが示されている。同図は、メモリチップ全体の概略レイアウトが示されている。同図は、図5の実施例を別の観点から図示したものである。つまり、図5と同様にメモリチップは、長手方向(ワード線方向)対して左右と上下にそれぞれ2個ずつのメモリアレイ(Array)が4分割され、その長方向における中央部分には複数らなるボンディングパッド及びアドレスバッファや制御バッファやプリデコーダ及びタイミング制御回路等のような間接周辺回路(Bonding Pad & perifheral Circuit)が設けられる。

【0037】上記2個ずつのメモリアレイは、それぞれが約8Mビットの記憶容量を持つようにされるものであり、そのうちの一方が拡大して示されているように、ワード線方向に8分割され、ビット線方向に16分割されたサブアレイが設けられる。上記サブアレイのビット線方向の両側には、上記ビット線方向に対してセンスアンプ(Sence Amplifier)が配置される。上記サブアレイのワード線方向の両側には、サブワードドライバ(Sub-Word Driver)が配置される。

【0038】上記1つのアレイには、全体で4096本のワード線と2048対の相補ピット線が設けられる。これにより、全体で約8Mピットの記憶容量を持つようにされる。上記のように4096本のワード線が16個のサブアレイに分割して配置されるので、1つのサブアレイには256本のワード線(サブワード線)が設けられる。また、上記のように2048対の相補ピット線が8個のサブアレイに分割して配置されるので、1つのサブアレイには256対の相補ピット線が設けられる。

【0039】上記2つのアレイの中央部には、メインロウデコーダが設けられる。つまり、同図に示されたアレイの左側には、その右側に設けられるアレイと共通に設けられる前記メインロウデコーダに対応して、アレイコントロール(Array control)回路及びメインワードドコイバ(Main Word dricer)が設けられる。上記アレイコシトロール回路には、第1のサブワード選択線を駆動するドライバが設けられる。上記アレイには、上記8分割では、上記8分ワード線が配置される。上記メインワードドライバは、上記メインワード線を駆動する。上記メインワード線と同様に第1のサブワード選択線も上記8分割されたサブアレイを貫通するように延長される。上記アレイの上部には、Yデコーダ(YDecoder)及びY選択線ドライバ(YSdriver)が設けられる。

【0040】図7には、この発明に係るダイナミック型RAMにおけるサブアレイとその直接周辺回路の一実施例の概略レイアウト図が示されている。同図には、図6に示されたメモリアレイの中の斜線を付した位置に配置された4つのサブアレイSBARYが代表として例示的

14

に示されている。サブアレイSBARYが形成される領 域には斜線を付すことによって、その周辺に設けられサ プワードドライバ領域、センスアンプ領域及びクロスエ リアとが区別されるものである。

【0041】サブアレイSBARYは、次のような4種 類に分けられる。つまり、ワード線の延長方向を水平方 向とすると、右下に配置される第1のサプアレイSBA RYは、サブワード線SWLが256本配置され、相補 ビット線対は256対から構成される。それ故、上記2 56本のサプワード線SWLに対応した256個のサプ 10 ワードドライバSWDは、かかるサプアレイの左右に1 28個ずつに分割して配置される。上記256対の相補 ビット線BLに対応して設けられる256個のセンスア ンプSAは、前記のようなシェアードセンスアンプ方式 とされ、かかるサブアレイの上下に128個ずつに分割 して配置される。

【0042】上記のように右上配置される第2のサブア レイSBARYは、正規のサブワード線SWLが256 本に加えて、8本の予備ワード線が設けられる。それ 故、上記256+8本のサブワード線SWLに対応した 20 264個のサブワードドライバSWDは、かかるサブア レイの左右に132個ずつに分割して配置される。上記 のように右下のサプアレイが256対の相補ビット線B しからなり、上記同様に128個のセンスアンプが上下 に配置される。上記右側の上下に配置されるサプアレイ SBARYに形成される128対の相補ピット線は、そ れに挟まれたセンスアンプSAに対してシェアードスイ ッチMOSFETを介して共通に接続される。

【0043】上記のように左下配置される第3のサブア レイSBARYは、右隣接のサプアレイSBARYと同 30 様にサプワード線SWLが256本により構成される。 上記同様に128個のサブワードドライバが分割して配 置される。上記下側左右に配置されたサブアレイSBA RYの128本のサブワード線SWLは、それに挟まれ た領域に形成された128個のサブワードドライバSW Dに対して共通に接続される。上記のように左下配置さ れるサブアレイSBARYは、256対からなる正規の 相補ビット線 B L に加えて、4対の予備ビット線4RE Dが設けられる。それ故、上記260対からなる相補ビ ット線BLに対応した260個のセンスアンプSAは、 かかるサブアレイの上下に130個ずつに分割して配置 される。

【0044】上記のように左上配置される第4のサブア レイSBARYは、右隣接のサプアレイSBARYと同 様に正規のサプワード線SWLが256本に予備サプワ ード線Rが8本設けられ、下隣接のサブアレイと同様に 正規の相補ピット線対の256対にに加えて、予備のピ ット線が4対設けられるので、サブワードドライバは、 左右に132個ずつ分割して配置され、センスアンプS Aは130ずつが上下に分割して配置される。

【0045】メインワード線MWLは、その1つが代表 として例示的に示されているように延長される。カラム 選択線YSは、その1つが代表とて例示的に示されるよ うに同図の縦方向に延長される。上記メインワード線M WLと平行にサプワード線SWLが配置され、上記カラ ム選択線 YSと平行に相補ビット線 BL (図示ぜす)が 配置されるものである。この実施例では、特に制限され ないが、上記4つのサプアレイを基本単位として、図2 のように8Mピット分のメモリアレイでは、ピット線方 向には8組のサブアレイが形成され、ワード線方向には 4組のサプアレイが構成される。1組のサプアレイが4 個で構成されるから、上記8Mピットのメモリアレイで は、 $8 \times 4 \times 4 = 128$ 個のサブアレイが設けられる。 上記8Mピットのメモリアレイがチップ全体では8個設 けられるから、メモリチップ全体では128×8=10 24個ものサブアレイが形成されるものである。

【0046】特に制限されないが、上記4個からなるサ ブアレイに対して、8本のサブワード選択線FX0B~ FX7Bが、メインワード線MWLと同様に4組(8 個)のサブアレイを貫通するように延長される。上記サ プワード選択線FX0B~FX3Bからなる4本と、F X4B~FX7Bからなる4本とが上下のサブアレイ上 に分けて延長させる。このように2つのサブアレイに対 して1組のサブワード選択線FX0B~FX7Bを割り 当て、かつ、それらをサプアレイ上を延長させるように する理由は、メモリチップサイズの小型化を図るためで ある。

【0047】各サプアレイに対して上記8本のサブワー ド選択線FX0B~FX7Bを割り当て、しかもそれを センスアンプエリア上に配線チャンネルに形成した場 合、図2のメモリアレイのよううに16個ものサブアレ イが上下のメモリアレイにおいて合計32個も配置され るために、8×32=256本分もの配線チャンネルが 必要になるものである。これに対して、上記の実施例で は、配線そのものが、2つのサブアレイに対して上記8 本のサブワード選択線FX0B~FX7Bを割り当て、 しかも、それをサブアレイ上を通過するように配置させ ることにより、格別な配線チャンネルを設けることなく 形成することができる。

【0048】上記サプアレイ上には、8本のサプワード 線に対して1本のメインワード線が設けられるものであ り、その8本の中の1本のサブワード線を選択するため にサプワード選択線が必要になるものである。メモリセ ルのピッチに合わせて形成されるサプワード線の8本分 に1本の割り合いでメインワード線が形成されるもので あるために、メインワード線の配線ピッチは緩やかにな っている。したがって、メインワード線と同じ配線層を 利用して、上記サプワード選択線をメインワード線の間 に形成することは比較的容易にできるものである。

50 【0049】この実施例のサブワードドライバは、後述

20

30

40

16

するように上記サブワード選択線FX0B等を通して供 給される選択信号と、それを反転させた選択信号とを用 いて1つのサブワード線SWLを選択する構成を採る。 そして、サブワードドライバは、それを中心として左右 に配置されるサプアレイのサブワード線SWLを同時に 選択するような構成を採るものである。そのため、上記 のように2つのサプアレイに対しては、128×2=2 56個ものサブワードドライバに対して、上記4本のサ プワード選択線を割り振って供給する。つまり、サブワ ード選択線FX0Bに着目すると、256÷4=64個 ものサブワードドライバに選択信号を供給する必要があ

【0050】上記メインワード線MWLと平行に延長さ れるものを第1のサプワード選択線FX0Bとすると、 左上部のクロスエリアに設けられ、上記第1のサブワー ド選択線FX0Bからの選択信号を受けるサブワード選 択線駆動回路FXDを介して、上記上下に配列される6 4個のサブワードドライバに選択信号を供給する第2の サブワード線FX0が設けられる。上記第1のサブワー ド選択線FX0Bは上記メインワード線MWL及びサブ ワード線SWLと平行に延長されるのに対して上記第2 のサブワード選択線は、それと直交するカラム選択線Y S及び相補ビット線BLと平行に延長される。上記8本 の第1のサプワード選択線FX0B~FX7Bに対し て、上記第2のサブワード選択線FX0~FX7は、偶 数 F X 0, 2, 4, 6 と、奇数 F X 1, 3, 5, 7 とに 分割されてサプアレイSBARYの左右に設けられたサ プワードドライバSWDに振り分けられて配置される。 【0051】上記サプワード選択線駆動回路FXDは、 同図において■で示したように、1つのクロスエリアの 上下に2個ずつ分配して配置される。つまり、上記のよ うに左上部のクロスエリアでは、下側に配置されたサブ ワード選択線駆動回路が上記第1のサブワード選択線F X0Bに対応され、左中間部のクロスエリアに設けられ た2つのサブワード選択線駆動回路FXDが、第1のサ プワード選択線FX2Bと、FX4Bに対応され、左下 部のクロスエリアに設けられた上側に配置されたサブワ ード選択線駆動回路が上記第1のサブワード選択線FX 6 Bに対応される。

【0052】中央上部のクロスエリアでは、下側に配置 されたサブワード選択線駆動回路が上記第1のサブワー ド選択線FX1Bに対応され、中央中間部のクロスエリ アに設けられた2つのサブワード選択線駆動回路FXD が、第1のサプワード選択線FX3Bと、FX5Bに対 応され、中央下部のクロスエリアに設けられた上側に配 置されたサブワード選択線駆動回路が上記第1のサブワ ード選択線FX7Bに対応される。そして、右上部のク ロスエリアでは、下側に配置されたサブワード選択線駆 動回路が上記第1のサブワード選択線FX0Bに対応さ れ、右中間部のクロスエリアに設けられた2つのサプワ 50

ード選択線駆動回路FXDが、第1のサブワード選択線 FX2Bと、FX4Bに対応され、右下部のクロスエリ アに設けられた上側に配置されたサブワード選択線駆動 回路が上記第1のサブワード選択線 FX6Bに対応され る。このようにメモリアレイの端部に設けられたサブワ ードドライバは、その右側にはサプアレイが存在しない から、左側だけのサブワード線SWLを駆動する。

【0053】この実施例のようにサプアレイ上のメイン ワード線のピッチの間にサブワード選択線を配置する構 成では、格別な配線チャンネルが不要にできるから、1 つのサブアレイに8本のサブワード選択線を配置するよ うにしてもメモリチップがお大きくなることはない。し かしながら、上記のようなサブワード選択線駆動回路F XDを形成するために領域が増大し、高集積化を妨げる こととなる。つまり、上記クロスエリアには、同図にお いて点線で示したようなメイン入出力線MIOやサブ入 出力線LIOに対応して設けられるスイッチ回路IOS Wや、センスアンプを駆動するパワーMOSFET、シ ェアードスイッチMOSFETを駆動するための駆動回 路、プリチャージMOSFETを駆動する駆動回路等の 周辺回路が形成されるために面積的な余裕が無いからで ある。上記サプ入出力線LIOとメインズ出力線MIO は、前記のような書き込み専用線と読み出し専用線から 構成される。

【0054】後述するようにサブワードドライバにおい ては、上記第2のサプワード選択線FX0~6等には、 それと平行に第1サプワード選択線FX0B~6Bに対 応した選択信号を通す配線が設けられるものであるが、 その負荷が後述するように小さいので、上記第2のサブ ワード選択線FX0~6のように格別なドライバFXD を設けることなく、上記第1サブワード選択線FX0B ~6 Bと直接接続される配線によって構成される。ただ し、その配線層は上記第2のサブワード選択線FX0~ 6と同じものが用いられる。

【0055】特に制限されないが、上記クロスエリアの うち、偶数に対応した第2のサブワード選択線FX0~ FX6の延長方向Aに配置されたものには、〇にPで示 したようにセンスアンプに対して定電圧化された内部電 圧VDLを供給するNチャンネル型のパワーMOSFE Tと、○に○で示したようにセンスアンプに対して後述 するようなオーバードライブ用のクランプ電圧VDDC LPを供給するPチャンネル型のパワーMOSFET、 及び〇にNで示したようにセンスアンプに対して回路の 接地電位VSSを供給するためのNチャンネル型のパワ 一MOSFETが設けられる。

【0056】上記クロスエリアのうち、奇数に対応した 第2のサブワード選択線FX0~FX6の延長方向Bに 配置されたものには、〇にBで示したようにビット線の プリチャージ及びイコライズ用MOSFETをオフ状態 にさせるNチャンネル型の駆動MOSFETと、○にN

18

で示したようにセンスアンプに対してVBSG1とVBSG2を供給するためのNチャンネル型のパワーMOSFETが設けられる。このNチャンネル型のパワーMOSFETは、センスアンプ列の両側からセンスアンプを構成するNチャンネル型MOSFETの増幅MOSFETのソースに接地電位を供給するものである。つまり、センスアンプエリアに設けられる128個又は130個のセンスアンプに対しては、上記A側のクロスエリアに設けられたNチャンネル型のパワーMOSFETと、上記B側のクロスエリアに設けられた2つのNチャンネル 10型のパワーMOSFETの両方によりそれぞれVBSG1とVBSG2が選択的に供給される。

【0057】上記のようにサブワード線駆動回路SWDは、それを中心にして両側のサブアレイのサブワード線を選択する。これに対して、上記選択された2つのサブアレイのサブワード線に対応して2つのセンスアンプが活性化される。つまり、サブワード線を選択状態にすると、アドレス選択MOSFETがオン状態となり、記憶キャパシタの電荷がピット線電荷と合成されてしまうので、センスアンプを活性化させてもとの電荷の状態に戻れたカラので、センスアンプを活性化させてもとの電荷の状態に戻れたいう再書き込み動作を行う必要があるからである。このため、上記路のサブアレイに対応したものを除いて、上記P、O及びNで示されたパワーMOSFETは、それを挟んで両側のセンスアンプを活性化させるために用いられる。

【0058】これに対して、アレイの端に設けられたサプアレイの右側に設けられたサプワード線駆動回路SWDでは、上記サプアレイのサプワード線しか選択しないから、上記上記P、O及びNで示されたパワーMOSFETは、上記サプアレイに対応したセンスアンプのみを30括性化するものである。上記センスアンプは、シェアードセンス方式とされ、それを挟んで両側に配置されるサプアレイのうち、上記サプワード線が非選択された側の相補ビット線に対応したシェアードスイッチMOSFETがオフ状態にされて切り離されることにより、上記選択されたサプワード線に対応した相補ビット線の読み出し信号を増幅し、メモリセルの記憶キャパシタをもとの電荷状態に戻すというリライト動作を行う。

【0059】図8には、この発明に係るダイナミック型RAMのメモリアレイ部の他の一実施例の要部回路図が示されている。同図においては、1本のワード線、1対の相補ビット線BL、/BLとこれらに関連したセンスアンプとプリチャージ回路、読み出し系回路及び書き込み系回路等が代表として例示的に示されている。

【0060】ダイナミック型メモリセル(Memory Cell)は、前記同様にアドレス選択用MOSFETQmと情報記憶用キャパシタCsから構成される。アドレス選択用MOSFETQmのゲートは、ワード線WLに接続され、このMOSFETQmの一方のソース、ドレインがビット線BLに接続される。他方のソース、ドレインが50

情報記憶キャパシタCsのストレージノードと接続される。情報記憶用キャパシタCsの他方の電極は共通化されてプレート電圧が与えられる。

【0061】上記ピット線BLと/BLは、同図に示す ように平行に配置され、ビット線の容量バランス等をと るために必要に応じて適宜に交差させられる。かかる相 補ピット線BLと/BLは、スイッチMOSFETQ1 とQ2によりセンスアンプの入出力ノードと接続され る。センスアンプは、ゲートとドレインとが交差接続さ れてラッチ形態にされたNチャンネル型MOSFETQ 5, Q6及びPチャンネル型MOSFETQ7, Q8か. ら構成される。Nチャンネル型MOSFETQ5とQ6 のソースは、コモンソース線CSNに接続される。Pチ ャンネル型MOSFETQ7とQ8のソースは、コモン ソース線CSPに接続される。コモンソース線CSPは 同図では省略されているが、Pチャンネル型MOSFE TのパワースイッチMOSFETが設けられて、電圧発 生回路VDLGにより形成された内部電圧VDLが供給 される。Nチャンネル型MOSFETQ5とQ6に対応 したコモンソース線CSNにも、図示しないNチャンネ ル型MOSFETが設けられて、電圧発生回路VBSG 1GとVBSB2により形成された内部電圧VBSG1 とVBSG2とが選択的に供給される。

【0062】上記センスアンプSAの入出カノードには、相補ピット線を短絡させるMOSFETQ11と、相補ピット線にハーフプリチャージ電圧VDLーVBSG2/2を供給するスイッチMOSFETQ9とQ11からなるプリチャージ回路が設けられる。これらのMOSFETQ9~Q11のゲートは、共通にプリチャージ信号PCが供給される。上記センスアンプSAのコモンソース線CSPとCSNにも、これらコモンソース線CSPとCSNとを短絡させるMOSFETQ27と、上記ハーフプリチャージ電圧を供給するスイッチMOSFETQ25とQ26からなるプリチャージ回路が設けられる。これらのMOSFETQ25~Q27のゲートは、共通にプリチャージ信号CSPCが供給される。

【0063】この実施例では、前記のように読み出し動作の高速化のために、ダイレクトセンスアンプ(以下、単に増幅回路という)が設けられる。増幅回路は、上記センスアンプSAの入出力ノードの電位を受ける差動増幅MOSFETQ12とQ13、及びそれらの共通ソースに設けられて動作電流を形成するMOSFETQ14から構成される。このMOSFETQ14は、タイミング信号RSとカラム選択信号YSとをソースとゲートに受けて、上記差動増幅MOSFETQ12とQ13の動作を有効とする。

【0064】これらの増幅MOSFETQ12とQ13のドレインは、読み出し専用線RIOに接続される。この読み出し専用線RIOには、MOSFETQ19~Q21からなるプリチャージ回路が設けられ、電源電圧V

19

CCにプリチャージされ、上記差動増幅MOSFETの 増幅動作により一方がロウレベルに引き抜かれて、かか る増幅信号がメインアンプ (Main Amp) の入力に伝えら れる。なお、上記読み出し専用線RIOは、前記RIO と/RIOに対応している。

【0065】このような増幅回路の挿入により、センス アンプSAの増幅信号が上記のようなハイレベル(VD L) とロウレベル (VBSG1) のような比較的小さな 信号振幅であるにもかかわらず、Y系の選択動作に連動 して増幅することによりメインアンプに必要な信号レベ 10 ルの読み出し信号を伝えることができるので読み出し時 間の高速化を図ることができる。

【0066】上記のように読み出し専用線RIOが設け られることに対応して、書き込み専用線WIOが設けら れる。この書き込み専用線WIOから伝えられる書き込 み信号のハイレベルとロウレベルを、上記VDLとVB SG1に合わせるために、上記電圧発生回路VDLGと VBSG1が共用される。つまり、書き込み専用線WI Oにも、MOSFETQ22~Q24からなる前記同様 なプリチャージ回路が設けられ、ライトバッファ(Writ 20 e Buffer) を通して上記VDLとVBSG1のような書 き込み信号が伝えられる。

【0067】書き込み信号WEBOがハイレベルで、W EB1がロウレベルならMOSFETQ28とQ30が オン状態になり、それに対応して書き込み信号を上記書 き込み専用線WIOに伝える。 書き込み信号WEB0が ロウレベルで、WEB1がハイレベルならMOSFET Q29とQ31がオン状態になり、それに対応して上記 とは逆の書き込み信号を書き込み専用線WIOに伝え る。MOSFETQ15とQ16は、カラム選択スイッ チであり、上記選択信号YSによりスイッチ制御され る。これと直列形態に設けられたMOSFETQ17と Q18は、書き込みパルスWPによりスイッチ制御さ れ、この間において上記書き込み専用線WIOに伝えら れたVDLとVBSG1のような書き込み信号を上記セ ンスアンプSAの入出カノードに伝える。

【0068】MOSFETQ1とQ2及びQ3とQ4 は、シェアードスイッチMOSFETであり、かかるセ ンスアンプSA及び入出力回路に対して左右に設けられ たメモリマットのいずれかを選択する。左側のメモリマ ットが選択されたときには、信号SHLによりMOSF ETQ1とQ2がオン状態を維持し、信号SHRがロウ レベルにされて右側のメモリマットのピット線の切り離 しが行われる。右側のメモリマットが選択されたときに は、信号SHRによりMOSFETQ3とQ4がオン状 態を維持し、信号SHLがロウレベルにされて左側のメ モリマットのビット線の切り離しが行われる。メモリア クセスが終了したプリチャージ期間では、上記信号SH LとSHRが共にハイレベルになり、両方のピット線の プリチャージが行われる。上記信号SHLとSHRのハ 50 イレベルは、ワード線WLと同様に昇圧電圧VCHのよ うなハイレベルにされる。

【0069】図9には、上記サブアレイのメインワード 線とサブワード線との関係を説明するための要部ブロッ ク図が示されている。同図は、主に回路動作を説明する ものであり、前記のようなサブワード選択線の幾何学的 な配置を無視してサブワード選択線FX0B~7Bを纏 めて表している。同図においては、サブワード線の選択 動作を説明するために2本のメインワード線MWL0と MWL1が代表として示されている。これらのメインワ ード線MWL0は、メインワードドライバMWD0によ り選択される。他のメインワード線MWL1は、上記同 様なメインワードドライバにより同様に選択される。

【0070】上記1つのメインワード線MWL0には、 それの延長方向に対して8組のサブワード線が設けられ る。同図には、そのうちの2組のサプワード線が代表と して例示的に示されている。サブワード線は、偶数0~ 6と奇数1~7の合計8本のサブワード線が1つのサブ アレイに交互に配置される。メインワードドライバに隣 接する偶数0~6と、メインワード線の遠端側(ワード ドライバの反対側)に配置される奇数1~7を除いて、 サブアレイ間に配置されるサブワードドライバは、それ を中心にした左右のサブアレイのサブワード線を駆動す る。

【0071】これにより、前記のようにサブアレイとし ては、8分割されるが、上記のように実質的にサプワー ドドライバSWDにより2つのサブアレイに対応したサ ブワード線が同時に選択されるので、実質的には上記サ ブアレイが4組に分けられることとなる。上記のように サブワード線SWLを偶数0~6と偶数1~7に分け、 それぞれメモリブロックの両側にサブワードドライバS WDを配置する構成では、メモリセルの配置に合わせて 高密度に配置されるサブワード線SWLの実質的なピッ チがサプワードドライバSWDの中で2倍に緩和でき、 サプワードドライバSWDとサプワード線SWLとを効 率よく半導体チップ上にレイアウトすることができる。 【0072】この実施例では、上記サプワードドライバ SWDは、4本のサブワード線0~6 (1~7) に対し て共通にメインワード線MWLから選択信号を供給す る。上記4つのサブワード線の中から1つのサブワード 線を選択するためのサブワード選択線FXBが設けられ る。サブワード選択線は、FXB0~FXB7の8本か ら構成され、そのうちの偶数FXB0~FXB6が上記 偶数列のサブワードドライバ0~6に供給され、そのう ち奇数FXB1~FXB7が上記奇数列のサプワードド ライバ1~7に供給される。サブワード選択線FXB0 ~FXB7は、サプアレイ上ではでは第2層目の金属 (メタル) 配線層M2により形成され、同じく第2層目 の金属配線層M2により構成されるメインワード線MW

L0~MWLnと平行に延長される第1サブワード選択

線と、そこから直交する方向に延長される第2のサブワ ード選択線からなる。特に制限されないが、上記第2の サブワード選択線は、メインワード線MWLとの交差す るために第3層目の金属配線層M3により構成される。 【0073】サブワードドライバSWDは、そのうちの 1つが例示的に示されているように、メインワード線M WLに入力端子が接続され、出力端子にサブワード線S WLが接続されたPチャンネル型MOSFETQ21と Nチャンネル型MOSFETQ22からなる第1のCM OSインパータ回路と、上記サブワード線SWLと回路 の接地電位との間に設けられ、上記サブワード選択信号 FXBを受けるスイッチMOSFETQ23から構成さ れる。このスイッチMOSFETQ23のゲートを接続 するために、実際には0、2、4、6からなるサブワー ドドライバ列にそってFXとFXBとの合計8本のサブ ワード選択線が配置されるが、同図では1つの線で表し ている.

【0074】上記サブワード選択信号FXBの反転信号 FXを形成する第2のСMOSインパータ回路N1がサ ブワード選択線駆動回路FXDとして設けられ、その出 20 力信号を上記第1のСMOSインバータ回路の動作電圧 端子であるPチャンネル型MOSFETQ21のソース 端子に供給する。この第2のCMOSインパータ回路N 1は、特に制限されないが、前記図3のようにクロスエ リアに形成され、複数(前記実施例では64個)からな るサブワードドライバSWDに対応して共通に用いられ

【0075】上記のようなサブワードドライバSWDの 構成においては、メインワード線MWLがワード線の選 択レベルに対応した昇圧電圧VCHのようなハイレベル のとき、上記第1のCMOSインバータ回路のNチャン ネル型MOSFETQ22がオン状態となり、サプワー ド線SWLを回路の接地電位のようなロウレベルにす る。このとき、サプワード選択信号FXBが回路の接地 電位のようなロウレベルのような選択レベルとなり、サ プワード選択線駆動回路FXDとしての第2のCMOS インパータ回路N1の出力信号が上記昇圧電圧VCHに 対応した選択レベルにされても、上記メインワード線M WLの非選択レベルにより、Pチャンネル型MOSFE TQ21がオフ状態であるので、上記サブワード線SW Lは上記Nチャンネル型MOSFETQ22のオン状態 による非選択状態にされる。

【0076】上記メインワード線MWLが選択レベルに 対応した回路の接地電位のようなロウレベルのとき、上 記第1のСМОSインバータ回路のNチャンネル型MO SFETQ22がオフ状態となり、Pチャンネル型MO SFETQ21がオン状態になる。このとき、サプワー ド選択信号FXBが上記回路の接地電位のようなロウレ ベルなら、サブワード選択線駆動回路FXDとしての第

電圧VCHに対応した選択レベルにされて、サブワード 線SWLをVCHのような選択レベルにする。もしも、 サブワード選択信号FXBが昇圧電圧VCHのような非 選択レベルなら、上記第2のCMOSインバータ回路N 2の出力信号がロウレベルとなり、これとともに上記N チャンネル型MOSFETQ23がオン状態になってサ プワード線SWLをロウレベルの非選択レベルにする。 【0077】上記メインワード線MWL及びそれと平行 に配置される第1のサブワード選択線FXBは、上記の ように非選択レベルが共にVCHのようなハイレベルに 1.0 されている。それ故、RAMが非選択状態(スタンバ イ)状態のときに上記平行に配置されるメインワード線 MWLと第1のサブワード選択線FXBとの間に絶縁不 良が発生しても、リーク電流が流れることがない。この 結果、メインワード線MWLの間に第1のサブワード選 択線FXB形成してサブアレイ上に配置させることがで き、レアウトの高密度化としても、上記リーク電流によ る直流不良を回避することができ高信頼性となるもので ある。

【0078】図10には、上記メモリアレイのメインワ ード線とセンスアンプとの関係を説明するための要部プ ロック図が示されている。同図においては、代表として 1本のメインワード線MWLが示されている。このメイ ンワード線MWLは、メインワードドライバMWDによ り選択される。上記メインワードドライバに隣接して、 上記偶数サブワード線に対応したサブワードドライバS WDが設けられる。

【0079】同図では、省略されてるが上記メインワー ド線MWLと平行に配置されるサブワード線と直交する ように相補ビット線 (Pair Bit Line)が設けられる。こ の実施例では、特に制限されないが、相補ビット線も偶 数列と奇数列に分けられ、それぞれに対応してサブアレ イ(メモリセルアレイ)を中心にして左右にセンスアン プSAが振り分けられる。センスアンプSAは、前記の ようにシェアードセンス方式とされるが、端部のセンス アンプSAでは、実質的に片方にした相補ビット線が設 けられないが、シェアードスイッチMOSFETを介し て相補ピット線と接続される。

【0080】上記のようにメモリブロックの両側にセン 40 スアンプSAを分散して配置する構成では、奇数列と偶 数列に相補ビット線が振り分けられるために、センスア ンプ列のピッチを緩やかにすることができる。逆にいう ならば、高密度に相補ビット線を配置しつつ、センスア ンプSAを形成する素子エリアを確保することができる ものとなる。上記センスアンプSAの配列に沿って上記 サプ入出力線が配置される。このサプ入出力線は、カラ ムスイッチを介して上記相補ピット線に接続される。カ ラムスイッチには、前記のようなダイレクトセンスアン プや書き込み回路が付加されるが、同図ではスイッチM 2 のCMOSインパータ回路N1の出力信号が上記昇圧 50 OSFETを代表として例示的に占めている。スイッチ

40

24

MOSFETのゲートは、カラムデコーダCOLUMN DECOR DER の選択信号が伝えられるカラム選択線YSに接続されることを表し、実際には前記のような読み出し増幅回路及び書き込み回路により構成される。

【0081】図11には、この発明に係るダイナミック型RAMの間接周辺回路部分の一実施例の概略プロック図が示されている。タイミング制御回路TGは、外部端子から供給されるロウアドレスストローブ信号/RAS、カラムアドレスストローブ信号/CAS、ライトイネーブル信号/WE及びアウトブットイネーブル信号/OEを受けて、動作モードの判定、それに対応して内部回路の動作に必要な各種のタイミング信号を形成する。この明細暬及び図面では、/はロウレベルがアクティブレベルであることを意味するのに用いている。

【0082】信号R1とR3は、ロウ系の内部タイミング信号であり、ロウ系の選択動作のために使用される。タイミング信号のXLは、ロウ系アドレスを取り込んで民持させる信号であり、ロウアドレスバッファRABは、上記タイミング信号のXLによりアトレスス端子子によりアトレスを取り込んでラッチでは、カラムとは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、カラムとでは、上記タイミング信号のYによりアドレス端子Aの~Aiから入力されたアドレス端子Aの~Aiから入力されたアドレス端子Aの~Aiから入力されたアドレス端子Aの~Aiから入力されたアドレスを取り込んでラッチ回路に保持させる。

【0083】信号

のREFは、リフレッシュモードのと きに発生される信号であり、ロウアドレスバッファの入 力部に設けられたマルチプレクサAMXに供給されて、 リフレッシュモードのときにリフレッシュアドレスカウ ンタ回路RFCにより形成されたリフレッシュ用アドレ ス信号に切り替えるよう制御する。リフレッシュアドレ スカウンタ回路RFCは、タイミング制御回路TGによ してリフレッシュアドレス信号を生成する。この実施例 では後述するようなオートリフレッシュとセルフリフレ ッシュを持つようにされる。タイミング信号oXは、ワ ード線選択タイミング信号であり、デコーダXIBに供 給されて、下位2ビットのアドレス信号の解読された信 号に基づいて4通りのワード線選択タイミング信号Xi Bが形成される。タイミング信号 oYはカラム選択タイ ミング信号であり、カラム系プリデコーダYPDに供給 されてカラム選択信号AYix、AYix、AYkxが出力さ れる。

ッファを活性化し、出力バッファを出力ハイインピーダンス状態にさせる。これに対して、読み出し動作のときには、上記出力バッファを活性化し、入力バッファを出力ハイインピーダンス状態にする。タイミング信号のMSは、特に制限されないが、メモリアレイ選択動作を指示する信号であり、ロウアドレスバッファRABに供給され、このタイミングに同期して選択信号MSiが出力される。タイミング信号のSAは、センスアンプの動作を指示する信号である。このタイミング信号のSAに基づいて、センスアンプの活性化パルスが形成される。

【0085】この実施例では、ロウ系の冗長回路X-REDが代表として例示的に示されている。すなわちも、定回路X-REDは、不良アドレスを記憶させる記憶されたいる。記憶されたでいる。記憶されたでいる。記憶されたでいる。記憶されたでいる。記憶されたでは高号XEをロウアドレスにし、信号XEBをロウレベルにして、正規回路の動作を有効にする。上記入りされたが一致すると、信号XEBをロウレベルにして正規回路の選択動作を禁止させるとともに、信号XEBをハイレベルにして、1つの予備メインワード線を選択する選択信号XRiBを出力させる。

【0086】内部電圧発生回路VGは、外部端子から供 給された3. 3 Vのような電源電圧 V D D と 0 V の接地 電位VSSとを受け、特に制限されないが、上記昇圧電 圧VCH(+3.8V)、内部電圧VDL(+2.2 V)、プレート電圧(プリチャージ電圧) VPL(1. 35V)、上記センスアンプの動作電圧VBSG1(+ 1.0 V)、ブーステッドグランドレベルに対応した電 圧VBSG2(+0.5V)及び必要に応じて基板電圧 VBB (-1.0V) を形成する。上記昇圧電圧VCH と基板電圧VBBとは、チャージポンプ回路と、その制 御回路とを用いて上記電圧VCH及びVBBを安定的に 形成する。上記内部電圧VDLとVBSG1, VBSG 2は、所定の基準電圧を用いて上記電源電圧 V D D を内 部降圧して安定化させて形成される。上記プレート電圧 VPLやハーフプリチャージ電圧は、内部降圧電圧VD LとVBSG2の電圧を1/2に分圧して形成される。 【0087】この実施例のように大記憶容量化されたダ イナミック型RAMでは、素子の微細化に伴い、そこに 形成されるMOSFETは低しきい値電圧とされる。そ して、メモリセルのアドレス選択MOSFETは、周辺 回路を構成するMOSFETと同様に低しきい値電圧と される。これにより、従来のダイナミック型RAMのよ うにメモリセルを構成するMOSFETを周辺回路のM OSFETに比べて大きなしきい値電圧にする必要がな く製造プロセスの簡素化ができる。あるいは、上記プー スティッドグランドセンス方式の採用により、メモリセ 25 ウェル領域に形成できるから、高集積化を図ることがで きる。

【0088】メモリセルを構成するNチャンネル型MOSFETは、3重ウェル構造を利用し、P型基板に形成された深い深さのN型ウェル領域内のP型ウェル領域に形成されてもよい。この場合には、かかるP型ウェル領域には基板パックパッアス電圧VBBを印加して、アドレス選択MOSFETの実効的なしきい値電圧を大きくしてドレインーゲート間に流れるサブスレッショルドリーク電流をいっそう小さくするようにしてもよい。

【0089】上記の実施例から得られる作用効果は、下記の通りである。すなわち、

(1) BSG方式のダイナミック型RAMにおいて、プリチャージ電圧より低く、プーステッドグランドレベルにより高い内部電圧を形成しておき、ワード線の選択状態の前期間においてはセンスアンプのロウレベル側の動作電圧として内部電圧を用い、上記ワード線が非選択状態にされる直前において上記内部電圧を上記プーステッドグランドレベルに切り替えてビット線のロウレベルを上記プーステッドグランドレベルに設定することによい、ワード線が非選択のメモリセルのサブスレッショルドリーク電流を低減しつつ、ダイレクトセンスアンプの採用により高速動作を実現できるという効果が得られる。

【0090】(2) 上記ビット線として一対の相補ビット線を平行に配置し、上記センスアンプの増幅MOSFETは、一方のビット線に接続されたメモリセルの読み出し信号を他方のビット線のプリチャージ電圧を参照電圧として増幅するシェアード方式とし、上記プリチャージMOSFETをジェアードスイッチMOSFETをシェアードスイッチMOSFETを介して上記2組の相補ビット線に対して共通に設け、これらシェアードスイッチMOSFETも上記メモリアレイに含ませて構成することにより高集積化が可能になるという効果が得られる

【0091】(3) 上記センスアンプを構成する増幅MOSFETは、Pチャンネル型MOSFETとNチャンネル型MOSFETとNチャンネル型MOSFETとNチャンネル型MOSFETからなる2つのCMOSインバータ回路の入力と出力とが交差接続されてなるCMOSラッチ回路とし、かかるCMOSラッチ回路に上記第1の内部電圧を供給するPチャンネル型MOSFET及び上記第2の内部電圧と第3の内部電圧とを選択的に供給するNチャンネル型MOSFETからなるパワースイッチを設けるようにすることより、高感度で上記ピット線電位を精度よく設定することができるという効果が得られる。

【0092】(4) 上記ワード線を、メインワード線と、かかるメインワード線に対して共通に割り当てられてなる複数のサプワード線で構成し、上記サプワード線に対して上記ダイナミック型メモリセルのアドレス選択 50

MOSFETのゲートが接続し、上記サブワード線は、上記メインワード線の信号とサブワード選択線の信号とを受けるサブワードドライバにより上記複数のうちの1つが選択されるものとし、かかるサブワードドライバも上記メモリアレイに含ませることにより、サブスレッショルドリーク電流を抑えつつ、高集積化と高速動作化及び高集積化が可能になるという効果が得られる。

【0093】以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、サブアレイの構成、または半導体チップに搭載される複数のメモリアレイの配置は、その記憶容量等に応じて種々の実施形態を採ることができる。また、サブワードドライバの構成は、種々の実施形態を採ることができる。よかできる。入出カインターフェイスの部分は、クロック信号に同期して動作を行うようにされたシンクロナスダイナミック型RAMに広く20利用できる。

[0094]

30

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、BSG方式のダイナミック型RAMにおいて、プリチャージ電圧より低く、ブーステッドグランドレベルにより高い内部電圧を形成してアンさ、ワード線の選択状態の前期間においてはセンスンプのロウレベル側の動作電圧として内部電圧を用い、上記ワード線が非選択状態にされる直前において上記フード線のロウレベルを上記ブーステッドグランドレベルに切り替えてビット線のロウレベルを上記ブーステッドグランドレベルに設定することにより、ワード線が非選択のメモリセルに設定することにより、ワード線が非選択のメモリセルのサブスレッショルドリーク電流を低減しつつ、ダイレクトセンスアンプの採用により高速動作を実現できる。

【図面の簡単な説明】

【図1】この発明を説明するための概念図である。

【図2】この発明に係るダイナミック型RAMにおける センスアンプ及び書き込み回路と読み出し増幅回路の一 実施例を示す回路図である。

① 【図3】この発明に係るダイナミック型RAMの読み出し動作を説明するための概略タイミング図である。

【図4】この発明に係るダイナミック型RAMの書き込み動作を説明するための概略タイミング図である。

【図5】この発明に係るダイナミック型RAMの一実施例を示すレイアウト図である。

【図 6 】この発明に係るダイナミック型RAMを説明するための概略レイアウト図である。

【図7】この発明に係るダイナミック型RAMにおける サブアレイとその直接周辺回路の一実施例を示す概略レ イアウト図である。

【図8】この発明に係るダイナミック型RAMのメモリ アレイ部の他の一実施例を示す要部回路図である。

27

【図9】図7に示したサプアレイのメインワード線とサ ブワード線との関係を説明するための要部ブロック図で ある。

【図10】図7のサプアレイのメインワード線とセンス アンプとの関係を説明するための要部プロック図であ

【図11】この発明に係るダイナミック型RAMの間接 周辺回路部分の一実施例を示す概略ブロック図である。 【符号の説明】

10…メモリチップ、11…メインロウデコーダ領域、 12 …メインワードドライバ領域、13 …カラムデコー ダ領域、14…周辺回路、ポンディングパッド領域、1 5 …メセリセルアレイ(サブアレイ)、16 …センスア


VBSG₁


ンプ領域、17…サブワードドライバ領域、18…交差 領域 (クロスエリア)

SA…センスアンプ、SWD…サブワードドライバ、M WD…メインワードドライバ、ACTRL…メモリアレ イ制御回路、MWL0~MWLn…メインワード線、S WL, SWL0…サプワード線、YS…カラム選択線、 SBARY…サプアレイ、TG…タイミング制御回路、 I/O…入出力回路、RAB…ロウアドレスバッファ、 CAB…カラムアドレスバッファ、AMX…マルチプレ クサ、RFC…リフレッシュアドレスカウンタ回路、X PD、YPD…プリテコーダ回路、X-DEC…ロウ系 冗長回路、XIB…デコーダ回路、Q1~Q33…MO SFET、RIO…読み出し専用線、WIO…書き込み 専用線。

【図1】


【図6】






【図2】


図2













【図5】




【図7】




(


[図8]



【図9】



【図11】



【図10】




図10